From 7ffdf3b0720af7fcebd26703b8cb38e7b6fc6517 Mon Sep 17 00:00:00 2001 From: =?UTF-8?q?=D0=92=D1=8F=D1=87=D0=B5=D1=81=D0=BB=D0=B0=D0=B2=20=D0=A0?= =?UTF-8?q?=D1=83=D0=B4=D0=B0=D0=BA=D0=BE=D0=B2?= Date: Mon, 7 Apr 2025 16:29:38 +0300 Subject: [PATCH] Correct information about APB Psel --- Labs/08. APB and CRC/README.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Labs/08. APB and CRC/README.md b/Labs/08. APB and CRC/README.md index 58ea310..605b144 100644 --- a/Labs/08. APB and CRC/README.md +++ b/Labs/08. APB and CRC/README.md @@ -146,7 +146,7 @@ ![Цикл записи по шине APB без состояния ожидания.](./pic/pic10.png) -Состояния этих сигналов сохраняются и в фазе данных. По второму фронту тактового сигнала устанавливается сигнал *PENABLE* (активный уровень -- высокий). Это означает начало фазы записи данных. До следующего такта ведомое устройство должно установить сигнал *PREADY* (активный уровень -- высокий) и принять передаваемые данные. Получив сигнал *PREADY*, ведущее устройство по третьему такту снимает сигнал *PENABLE*. Сигнал выбора *PSEL* при этом также снимается, даже если следующее обращение будет происходить к тому же самому устройству. На этом цикл записи заканчивается. +Состояния этих сигналов сохраняются и в фазе данных. По второму фронту тактового сигнала устанавливается сигнал *PENABLE* (активный уровень -- высокий). Это означает начало фазы записи данных. До следующего такта ведомое устройство должно установить сигнал *PREADY* (активный уровень -- высокий) и принять передаваемые данные. Получив сигнал *PREADY*, ведущее устройство по третьему такту снимает сигнал *PENABLE*. Сигнал выбора *PSEL* при этом может быть оставлен в активном состоянии, если следующее обращение будет происходить к тому же самому периферийному устройству. Это позволяет оптимизировать последовательные передачи к одному устройству, исключая необходимость повторной установки *PSEL*. Если же следующая передача будет направлена к другому устройству или передачи не планируются, сигнал *PSEL* снимается. На этом цикл записи заканчивается. Периферийное устройство может задержать окончание цикла записи. Для этого оно должно при активном сигнале *PENABLE* не устанавливать сигнал *PREADY* до тех пор, пока не закончит прием данных. В таком случае цикл записи закончится по первому фронту тактового сигнала, на котором будет обнаружен активный уровень *PREADY*.