 方法1: Block design中,手動在ILA、BRAM拉訊號線(避免空接線) 方法2: 將ILA掃描頻率接50MHz(Zynq設定檔)(請確保Debug Hub 時鐘頻率至少是JTAG 時鐘頻率的2.5 倍)